ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ЛЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

н авторскому свидетельству



. (21) 4136630/24-24

(22) 20.10.86

(46) U7.07.88. Bmn. P 25

(72) В.В.Меркуль, И.Ю.Манукин

и М.Н.Гуревич

(53) 681.325 (088.8)

(56) Прожиллювский В.В., Лонов В.С. Технические и программые средства ЭВМ. М.: Статистика, 1980, с.66-67.

Авторское свилетельство СССР р 764518, ил. G 06 F 13/00, 1980. Авторское сридетельство СССР

1024926, ил. G U6 F 12/02, 1983. (54) УСТРОЙСТВО АПРЕСАЦИИ ДЛЯ АВТОМАТИЧЕСКОЙ КОНОИГУРАЦИИ ПАМЯТИ ЭВК (57) Изобретение относится и вычислительной технике и ножет быть исполь-

эсвано при непрерывной одресации но-

дулея памяти ЭВМ. Целью изобретения является расвирение функциональных вознопностей устройство за счет слемной реализации автоматического отключения неиспрарных модулей памяти и установления непрерывной одресации для исправных модулей паняти, причем -свепризи) жиннэролито во вишенфофии ныя) нодупях памяти визуально представляется : оператору на бложе индикации. Данная цель достигается эп счет того, что в устройство, содержащее регистр физических адреков, регистр условини адресов, блок регистров преобразования адресов, дополимтельно введены регистр команд, доо мультипленсора, регистр нидинации, элемент НЕ и элемент Н. 2 ил.

30

Изобратание относится к вычислятельной технике и ножет быть использовано при непрерывной адресации нодулей панати ЗВН.

Оперативная память вычислительных нашин большой ношности состоит из отпельных нопулей, которые могут быть отключены в случае наличия в мих не-исправностей, причен исправные модутин в данном случае должны иметь непрерывную апресацию.

()перации присвоения неотключенным модуляч памяти непрерывной апресации осуществляются устройствани конфигутрации памяти.

Пель изобретския - расширение функциональных возможностей за счет схемной реализации автоматического отключения неисправных модулей памити 20 и установления непрерывной апресации для исправных модулей памяти.

На фиг. 1 представлена структурная схема соединения процессора, устройства адресации и оперативной памяти; на фиг. 2 — функциональная схема устройства.

Схена соединения включает процест сор 1, устройство 2 апресации и оперативную память 3.

Устройство эдресации содержит ретистр 4 команд, регистр 5 физических адресов, регистр 6 условных адресов, блок 7 регистров преобразования адресов, первый 8 и второй 9 мультиплекторы, регистр 10 индикации, блок 11 индикации, элемент И 12 и элемент ИЕС 13.

Выходы F, F2, Q, A2, A1, F3 процессора 1 прияются соответственно выходом зат 40 циси информации в панять 3, выходом обращения в паняти 3, информационным выходом, выходом адреса в модулях паняти, выходом адреса модулей паняти, выходом управления устройством 2. 45

Выкоды устройства 2 А, и Г являютСя соответственно выкодами физического адреса нопулей памяти и управляюшин выкодом, последний слушит для передачи в процессор 1 сигнала "Не лействительный адрес" в случае обрашения
процессора 1 к отключенному модулю
памяти и сигнала, "Конец конфигурации", необходиного для сигнализации
об окомчании в устройстве 2 решина
конфигурации памяти.

\$5

Режимы работы устройства определяются кодани, установлениьми на регистре 4 команд, первый и эторой выходы которого подключены к управляющим входам регистров физических 5 и устловных 6 адресов соответственно. При единичном значении на какон-либо выхоле регистра 4 команд соответствующий регистр физического 5 или условного 6 адресов работает в режиме занесения информации по информационным входам, в противном случае даимые регистры работают в режиме счетиика, причем режимы работы регистров условных 6 и физических 5 адресов осуществляются при наличии на их синхровхотдах единичных сигналов.

В зависимости от колов, установленных на выходах регистра 4 команд,
устройство может работать в следужщих
режинах: конфигурации памяти (код 00
на регистре 4), обращения к памяти
по физическим адресам (код 01 на регистре 4), обращения к памяти по установным адресам (код 10 на регистре 4),
изменения конфигурации памяти (код 11
на регистре 4).

Редин конфигурации паняти ссуще ствляется следующим образом. Сигналом управления "Сброс" произволится установка всех регистров устройства 2 в нулевое состояние, сигналом управлеиня "Упр." - установка кода конанлы "Конфигурация" (код 00) на регистре 4 конанд, осуществляется проверка тестовой информации нодуля памяти ланяти 3, адрес которой спответствует колу, установленному на регистре 5. который работает в резине счетчика (на адресном входе мультиплексора 9, в данном случае, разрешающий сигнал с выхода эленента НЕ 13). В случае положительного результата проверки нодуля памяти памяти 3 в устройство 2 выдается из процессора 1 единичный сигнал "Запись" и единичный сигнал -одп и викжед винкдес доже бывдел си изводится занесение кода, устанопленного на регистре 5, в'регистр блока 7, определенного кодом на регистре 6, в разряде регистра 10 инликации, соответствующем коду на регистре б. устанавливается вдиничное значение. Сигналами "Синхр. ФА" и "Синхр УА" поступаклини с процессора 1, происходит изменение кодов на +1 в регистраж 6 н 5.

В случае отричательного результата при проверке тестовым контролем молу-ля памяти в памяти 3 сигналы "Запись" и "Синхр. УА" ме вырабатываются, т.е.

радись кода регистра 5 и соответствувяни регистр блока 7 не производится, также не изменяется состояние в соответствующем разряде регистра 10.

При переполнении регистра 5 в пропессор 1 выдается сигнал об окончании
режима конфигурации паняти "Конец
конфигурации". Таким образом, в режине конфигурации в регистрах блова 7
последовательно записываются колы
физических эпресов исправных модулей
паняти, а в блоке 11 индикации индикаторы, соответствующие исправным модулян паняти, устанавливаются в сост 15
тояние "Выключено".

Редим обращения к памяти 3 по фитопческим адресам осуществияется путем установки кола 01 на регистре 4 с последующей установкой кола физит 20 ческих адресов в регистре 5. В данной случае колы физических адресов молутей рамяти, установленные на регистре 5, поступают в плиять 3 через яторой информационный вхоп мультиплексот 25 ра 9, так как адресиый и младший разтрял второго информационного яхола возбущаются епиничным смгналом с вытхола элемента НЕ 13. Панный решим истравности в модулях памяти.


Редин обращения к паняти по условным апресан производится путем установки сигналом "Упр." кода 10 на регистре 4 команд и сигналами "Синкр. УА" осуществляется установка колов условных адресов в регистре 6. В данном случае на выходах нультиплерсора в появляются колы физических адресов, соответствующие кодам условных адресов, воэбу¤дающнх апресные входы данного нультиплексора. Колы физических апресов с выхода мультиплексора 8 передаются через нультиплексор 9 в панять 3, причем если на инверсном младшем разряде выхода нультиплексора 9 появится единичный сигнал, то физический апрес на выходах данного нультиплексора будет недействитель-HWM.

Решин изненения конфигурации па— общити является решимом присвоения фитическому ядресу данного модуля памяти соответствующего условного адреса. Цаними решим используется в некоторых случаях при выхоле из строя модулей . SS памяти во время выполнения процессофом 1 вычислительного процесса. В данном решиме сигналами "Упр.",

"Синхр. ФА" и "Спихр. УА" производится установка колов на регистрах 3-6.
Сигналом "Запись" осуществлиется запись кола физического адреса и блок
7, причем если инеется единичный сигнал на первом входе заламия рерима,
то физический адрес, записыванный в
соответствующие регистры блока 7, выляется действительным, в противном
случае физический ддрес нелействительный и в соответствующем разряде
регистра 10 индикации устанавлявается
иулевой код, т.е. соответствующий
индикатор в блоке 11 индикации устанавливается в состоямие "Включемо".

формула изобретения

Устройство адресании для автоматической комфигурации паняти ЭВМ, содержащее регистры физичесних и услонных алресов, блок регистров преобраэования адресов, причем информационные и адресные входы блока регистров преобразования апресов соепинсны соответственно с яыхолани регистрон физических и условных апресов, в т личанщееся тен, что, п печью Басмибения фанкпионаченых возножностей за счет схенной реализации автоматического отключения кенсправных молулей памяти и установления непрерыяной адресации для исправных модулей памяти, в него введены регистр конянд, ява нультиплексора, ристр индикации, эленент НЕ и эленент И, причен ниформационные вхолы регистров условных и физических адре--- ве имелока с нивнилеоз дивном и воз дания режина устройства, синхровходы регистроя условных и физических адресоя и команл соединены с сротыятствующими входными шинами синхронизацин, входы управления редимон регистров условных и физических адресов соединены с прямым и инверсным пходами эленента И и с первым и вторым выходани регистра команд соответственно, входы младших разрядов регистров блона регистров преобразования адресов соелинены с первым входон залания режина устройства и с информационными входами регистра индикации, выходы которого являются выходами признака ненсправности нодулей памяти устройства, синпровиод регистра индикации соединен с входон записи устройства и с синхровкодом блока регистров преобразования впресов, апресные вхопы



Составитель А.Пранов
Редактор В.Панко Техред А.Кравчук Корректор Э.Лончакова

Заказ 3353/32 Тираж 704 Полимское


ВНИЛИ Государственного комитета СССР
по делан изобретений и открытий

113035, Москва, Ж-33, Раушская каб., д. 4/5

Производственно-полиграфическое предприятие, г. Укгород, ул. Проектная, 4

которого соядинены с адресными яходами первого мультиплексора, адресные вколы регистра индикации соединены с выходами регистра физических адресов и с старшими разрядами второго информационного входя второго мультиплексорв, младший разряд второго информашимилого яхола и адресный яход которого соединены с выходом эленента ИЕ, 10 яход которого соединен с вторым выходом регистра команд, первый информаинсиный вход эторого мультиплексора соединен с выходом первого мультип-

лексора, информационные пхолы которого соединены с выхолами блока регистров преобразования адресов, ехолы установки нуля всех регистрой соединены с вколом сброса устройства, инверсный выход элемента II является выходом признака завершения тестирования памяти устройства, выхолы второго нультиплексора являются выходания задания заресв устройства, ныход переполнения регистра физических адресов является выходом признака конца конфигурации памяти устройства.



Annex 16

SU No 1408439, published July 07, 1988

Specification of Invention to Certificate of Authorship 1408439 Al

[21] 4136630/24-24

[19] SU [11] 1408439 AT

[22] Filed: Oct. 20, 1986

[51] Int. Cl. G 06 F 12/02

[46] Jul. 07, 1988, Bulletin No 25

[72] Inventors: V.V. Merkul, I Yu. Manukin and M.N. Gurevich

[53] UDC 681.325 (088.8)

[54] ADDRESSING DEVICE FOR CONFIGURATING MEMORY AUTOMATICALLY

[57] The invention relates to the computer engineering and may be used in continuous addressing a computer memory. An object of the invention is in widening the functional possibilities of the device by using a circuitry to cut off automatically the failed memory blocks and establishing continuous addressing for the failed memory blocks, the information on the cutoff (failed) memory blocks being visually presented to the operator on a display unit. Said object is achieved by installing in the device a command register, two multiplexers, indication register, NO component and AND component in addition to the physical address register, virtual address register, a unit of address mapping registers.

Fig. 1 is a structural connection diagram of the processor, addressing device and ROM; Fig. 2 is the device functional diagram.

The connection diagram includes processor 1, addressing device 2 and RAM 3.

The addressing device comprises command register 4, physical address register 5, virtual address register 6, unit 7 of address mapping registers, first 8 and second 9 multiplexers, indication register 10, indication unit 11, element AND 12 and element NO 13.